CLIPPEDIMAGE= JP402052419A

PAT-NO: JP402052419A

DOCUMENT-IDENTIFIER: JP 02052419 A

TITLE: MANUFACTURE OF SEMICONDUCTOR SUBSTRATE

PUBN-DATE: February 22, 1990

INVENTOR-INFORMATION:

NAME

• • • • •

TAJIMA, KAZUHIRO NOGUCHI, TAKASHI ASSIGNEE-INFORMATION:

NAME

COUNTRY

N/A

SONY CORP

APPL-NO: JP63203657

APPL-DATE: August 16, 1988

INT-CL (IPC): H01L021/20; H01L021/324

US-CL-CURRENT: 438/482,438/488

ABSTRACT:

PURPOSE: To crystallize a desired region by a method wherein ions are

selectively into an amorphous semiconductor film, a solid growth operation is executed in the amorphous semiconductor film and the amorphous semiconductor film is crystallized.

CONSTITUTION: A polycrystalline Si film 14 is deposited on a quartz substrate 13 by using CVD; ions of Si<SP>+</SP> 15 are implanted into the polycrystalline

Si film 14; this polycrystalline Si film is made amorphous. When an amorphous Si film 11 is formed, it is not required to implant the ions of Si<SP>+</SP> 15. Then, a mask 21 of a photoresist is formed in such a way that, in the amorphous Si film 11, regions 16 to be crystallized are covered and regions 17 not to be crystallized are exposed. In this state, ions of Co<SP>+</SP> 22 are

implanted into the amorphous Si film 11; in addition, the mask 21 is removed; a

solid growth operation is executed in the amorphous Si film 11 by using a low-temperature heat treatment. A nucleus 12 is not generated in the regions 17 into which the ions of Co<SP>+</SP> 22 have been implanted. Accordingly, crystallization proceeds only in the regions 16; the regions 16 become islands in a crystallized region; it is possible to form the crystallized region in a desired region.

COPYRIGHT: (C) 1990, JPO&Japio

DID:

JP 02052419 A

CCXR: 438/482

FPAR:

CONSTITUTION: A polycrystalline Si film 14 is deposited on a quartz substrate 13 by using CVD; ions of Si<SP>+</SP> 15 are implanted into the polycrystalline

Si film 14; this polycrystalline Si film is made amorphous. When an amorphous Si film 11 is formed, it is not required to implant the ions of Si<SP>+</SP>
15. Then, a mask 21 of a photoresist is formed in such a way that, in the amorphous Si film 11, regions 16 to be crystallized are covered and regions 17

05/12/2001, EAST Version: 1.02.0008

not to be crystallized are exposed. In this state, ions of Co<SP>+</SP> 22 are

implanted into the amorphous Si film 11; in addition, the mask 21 is removed;

solid growth operation is executed in the amorphous Si film 11 by using a low-temperature heat treatment. A nucleus 12 is not generated in the regions 17 into which the ions of Co<SP>+</SP> 22 have been implanted. Accordingly, crystallization proceeds only in the regions 16; the regions 16 become islands in a crystallized region; it is possible to form the crystallized region in a desired region.

⑪特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-52419

⑤Int. Cl. 5
H 01 L 21/20
21/324

識別記号

庁内整理番号

码公開. 平成2年(1990)2月22日

7739-5F

審査請求 未請求 請求項の数 1 (全3頁)

60発明の名称 半導体基板の製造方法

②特 願 昭63-203657

②出 願 昭63(1988)8月16日

 ⑩発明者田島
 和 浩

 ⑩発明者野
 □

 隆

東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川 6 丁目 7 番35号

⑪出 願 人 ソニー株式会社

④代理人 弁理士 土屋 勝

明 钿 鸖

1. 発明の名称

半導体基板の製造方法

2. 特許請求の範囲

絶縁体基板上に非晶質半導体膜を形成する工程 と、

炭素または酸素またはこれらを含む物質を前記 非晶質半導体膜へ選択的にイオン注入する工程と、

前記イオン注入を行った前記非品質半導体膜で 固相成長を行わせてこの非晶質半導体膜を結晶化 させる工程とを夫々具備する半導体基板の製造方 法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、絶縁体基板上に半導体膜を有する半 導体基板の製造方法に関するものである。

(発明の概要)

本発明は、上記の様な半導体基板の製造方法に おいて、炭素または酸素またはこれらを含む物質 を絶縁体基板上の非晶質半導体膜に選択的にイオ ン注入し、この非晶質半導体膜で固相成長を行わ せてこの非晶質半導体膜を結晶化させることによって、所望の領域のみが結晶化されている半導体 基板や結晶粒径の大きな半導体基板を製造するこ とができる様にしたものである。

(従来の技術)

・ 絶縁体基板上に半導体膜を有する半導体基板は、 薄膜トランジスタの形成等に用いられており、例 えば、石英基板上に多結晶Si膜を C V D で堆積さ せたものがある。

しかし、多結晶Si膜を C V D で堆積させただけでは結晶粒径があまり大きくない。このため、キャリア移動度もあまり高くなく、高性能の薄膜トランジスタを得ることができない。

そこで、CVDで堆積させた多結晶Si膜にSi・

をイオン注入して一旦非晶質Si膜とし、この非晶質Si膜で固相成長を行わせて、結晶粒径の大きな多結晶Si膜とする方法が考えられている(例えば、特開昭 6 1 - 1 2 7 1 1 8 号公報)。

(発明が解決しようとする課題)

しかし固相成長では、第4図に示す様に、非晶質Si膜11中のラングムな位置に結晶化の核12 が発生する。従って上述の従来例では、所望の領域のみが結晶化されている半導体基板を製造する ことができない。

また、核12から成長した結晶粒同士が接した 段階で固相成長が停止するが、核12はランダム な位置に発生するので、上述の従来例でも結晶粒 径が十分に大きな半導体基板は製造することがで きない。

(課題を解決するための手段)

本発明による半導体基板の製造方法は、絶縁体 基板13上に非晶質半導体膜11を形成する工程

形成すれば、Si・ 15のイオン注入は不要である。 次に、第1B図に示す様に、多結晶Si膜14から非晶質化させた非晶質Si膜11のうちで、結晶 化させたい領域16のみを覆い、結晶化を抑制したい領域17を露出させる様に、フォトレジストのマスク21を形成する。

そしてこの状態で、CO°22を非晶質Si膜11中へ5×10¹⁴cm⁻²以上のドーズ量となる様にイオン注入し、更に、マスク21を除去し、低温の然処理によって非晶質Si膜11で固相成長を行わせる。

すると、CO・22がイオン注入されていない領域16では、0.5時間程度の熱処理で、結晶化の核12が発生して結晶化が始まる。これに対して、CO・22がイオン注入された領域17では、14.6時間程度の熱処理を行わなければ、核12が発生しない。

従って、第2図に示す様に領域16を領域17 で包囲し、固相成長の時間を制御すれば、領域1 6でのみ結晶化が進行して、領域16は結晶化領

(作用)

本発明による半導体基板の製造方法では、非晶質半導体膜11のうちの選択的にイオン注入した 領域において、結晶化の核12の発生率が極めて 低い。

(実施例)

以下、本発明の一実施例を第1図~第3図を参 照しながら説明する。

本実施例では、第1A図に示す様に、石英基板 13上に多結晶Si膜14をCVDで堆積させ、多 結晶Si膜14にSi・15をイオン注入してこの多 結晶Si膜14を非晶質化させる。

但し、最初から非晶質Si膜を石英基板13上に

域のアイランドとなる。つまり、所望の領域に結 晶化領域を形成することができる。

また、複数の領域 1 6 を互いに離間させて領域 1 7 中に形成すれば、結晶化領域の複数のアイランドが形成され、非晶質のままで残っているアイランド間の領域を素子分離領域とすることができ

また、第3A図に示す様に、非晶質Si膜11のうちの極めて狭い領域を領域16とし、残りの広い領域を領域17とすれば、領域17で核12が発生する前に、領域16で始まった結晶化を領域17にまで広げることができる。

従って、第3B図から明らかな様に、領域16 から成長した結晶粒23の粒径が非常に大きく、 非晶質Si膜11を単結晶化できる可能性もある。

このため、結晶粒 2 3 を有する多結晶Si 膜 2 4 ではキャリア移動度が高く、この多結晶Si 膜 2 4 に高性能の薄膜トランジスタ等を形成することができる。

なお、非晶質Si膜llの結晶化を抑制するため

に本実施例ではCO・22をイオン注入したが、CやOの単体原子のイオンを用いることもでき、CやOを含む他の分子のイオンを用いることもできる。

(発明の効果)

本発明による半導体基板の製造方法では、非品質半導体膜のうちの選択的にイオン注入した領域において結晶化の核の発生率が極めて低いので、所望の領域のみが結晶化されている半導体基板を製造することができる。

また、イオン注入を行っておらず核の発生率が 高い領域からイオン注入を行って核の発生率が低 い領域にまで結晶を成長させることによって、結 晶粒径の大きな半導体基板を製造することができ る。

4. 図面の簡単な説明

第1図は本発明の一実施例を順次に示す側断面 図、第2図は一実施例における結晶化の核の発生 状況を示す平面図、第3図は一実施例において結 品粒径の大きな半導体基板を製造する場合を順次 に示す側断面図である。

第4図は本発明の一従来例における結晶化の核 の発生状況を示しており第2図に対応する平面図 である。

なお図面に用いた符号において、

1 1 ·····非晶質Si膜

1 2 -----核

1 3 ----- 石 英 基 板

2 2 ······co·

2 4 ·····多結晶Si膜

である.

代理人 土屋 勝











